職業訓練26日目 PLD基本設計（集積回路の現状とその開発手法）

デジタル回路設計の変遷

汎用ロジック設計
　↓
マイコン・LSI
　↓
ASIC・PLDの普及
　↓
HDLによる大規模設計
→大規模集積回路へのシステム搭載（SoC）設計が加速

ハードウェア設計とソフトウェア設計の境界が薄れてきている。
→Co-Design （HW/SW協調設計）

大規模集積回路

CMOS構成を可能にした製造プロセスの確立
→大規模集積回路を実現
（CMOS：pチャネルとnチャネル のMOSFETを、相補形に配置した構造）

大規模集積回路の種類

• ASIC：特定の用途向けに複数機能の回路を1つにまとめた集積回路の総称
• FPGA：内部回路の書き換えが可能な集積回路で、PLDの一種

PLD

小規模PLD

• PAL：AND-OR構造、ANDアレイが書き換え可能で、ORアレイが固定
• GAL：構造はPALと同じで、ORアレイの出力をANDアレイに入力できるもの

大規模PLD

• FPGA
• CPLD：複数のPLDを集積し、内部バスで接続した構成

PLD導入の利点

• 仕様変更に対して柔軟に対応できる。
• 回路の再設定や再利用が可能なため、設計・検証コストが低減化できる。
• 回路図がブラックボックス化できる。

FPGAについては、コチラの記事が大変参考になりました。
半導体技術解説：いまさら聞けない FPGA入門 (1/3) - MONOist（モノイスト）

ハードウェア記述言語

デジタル回路、特に集積回路を設計するためのプログラミング言語の一種。

ハードウェア記述言語の種類

• VHDL：米国国防総省が開発、文法はPascalやAda似
• Verilog：C言語やPascalの要素を取り入れている

記述レベル

1. 動作（Behavior Level）：回路の動作を機能面から記述
2. レジスタ転送（Register Transfer Level）：レジスタと演算器とその間の配線を記述→論理合成が可能なレベル
3. ゲート（Gate Level）：ゲート（not, and, or, xor）で回路図を表現（≒ネットリスト）